18 июня 2026 прошла конференция в городе Минск, Республика Беларусь. Был рад принять в ней участие вместе со спикерами компании и рассказать о возможностях платформы Delta Design и инструментах проектирования микроэлектроники — Simtera IC.
Спасибо коллегам из Беларуси за теплый прием!
Принял участие и выступил с докладом на 3-ей научно-технической конференции Союзного государства с докладом «Развитие инструментов функциональной верификации и анализа покрытия цифровых интегральных схем: современные подходы и практический опыт»
19го февраля 2026 года принял участие в ежегодной конференции «День ЭРЕМЕКС online» с докладом о возможности ускорения маршрута проектирования микроэлектроники с помощью инструментов функциональной верификации.
Большое спасибо организаторам за предоставленную возможность выступления.
Посмотреть видео выступления можно на странице новости
(далее…)Скачать книгу можно бесплатно — здесь
Книга полезна для понимания отрасли, а также синхронизирована с текущими тенденциями в российской микроэлектронной промышленности.
Был рад принять участие в рецензировании трудов. Также написал официальный отзыв:
Современные инструменты верификации систем-на-кристалле: Code Coverage, SDF-моделирование, Verilog-AMS и UVM в среде Simtera IC Поговорили о том, как сделать верификацию поведенческого дизайна на Verilog и SystemVerilog не просто формальной задачей, а эффективным и управляемым процессом. Разобрали, зачем нужен анализ покрытия кода, что дает моделирование с задержками по SDF и цифро-аналоговое моделирование, как использовать UVM для построения тестовых сред в Simtera IC. Отдельно затронули отечественные решения и их возможности, без которых сегодня никуда.
В рамках ежегодной конференции «Микроэлектроника 2025» представил доклад о последних результатах работы компании ЭРЕМЕКС в области САПР цифрового моделирования
Выступление с обзорным докладом о всех существующих на российском рынке САПР проектирования микроэлектроники : БМК, ПЛИС и СБИС.
В докладе приводится информации о САПР «Ковчег», X-CAD, Simtera/SimteraIC
На отраслевой конференции Микроэлектроника 2024 был представлен доклад о проблемах и методах реализации LEC (logic equivalence check) — инструментов проверки логический эквивалетности.
Данный инструмент необходим для валидации работы синтезаторов. Был создан минимально жизнеспособный продукт (MVP) по LEC с кодовым названием babyLEC.
В докладе познакомимся с новыми возможностями Delta Design Simtera — кроссплатформенной системы функциональной верификации и моделирования HDL-проектов, которая работает даже на отечественной ОС Astra Linux. Среди них — поддержка моделирования вплоть до SystemVerilog-2023 и более качественный синтез. Также поговорим про Verilog-AMS моделирование, STA и LEC.
В работе (стр. 841 — 848) рассматривается язык описания смешанной цифро-аналоговой аппаратуры Verilog-AMS и рассматриваются особенности его реализации с учётом опыта работы над пакетом SPICE-моделирования. Приводится базовый синтаксис описания логических элементов в Verilog-AMS. Проводится сравнение подходов SPICE и Verilog-AMS, рассматриваются возможности и ограничения каждого из них. На простом примере показывается моделирование поведения аналоговой схемы под воздействием сигнала, значение которого переключается в цифровом блоке.
