6 октября 2022 года выступил с докладом на ежегодной конференции Микроэлектроника. Были продемонстрированы направления развития САПР Delta Design Simtera, в том числе в области логического синтеза ПЛИС и СБИС

Доклад по данной теме был представлен на ежегодной отраслевой конференции Микроэлектроника.

Доклад раскрывает особенности трансляции исходных Verilog/SystemVerilog проектов в исполняемый код, минуя часть абстрактного семантического графа (AST, abstract syntax tree). Последний — формируется при компиляции исходных кодов в САПР цифрового моделирования. Использовать AST также можно и в инструментах «автодополнения кода», которые часто встречаются в современных IDE.

Доклад на ежегодной отраслевой конференции Микроэлектроника 2020 посвятил особенностям поддержки языка Verilog/SystemVerilog в симуляторе Delta Design Simtera.

Особое внимание уделил созданию регрессионных тестов, колесу времени моделирования и скорости работы парсера и компилятора.

Демонстрация возможностей системы Delta Design Simtera по работе с библиотекой компонентов для составления условно-графического представления компонентов. Добавление цифрового описания на языках Verilog/VHDL к компоненту и последующее составление и моделирование схем.

Выступление с докладом о важности верификации проектов VHDL и Verilog, а также о возможностях верификации в САПР компании ЭРЕМЕКС — Delta Design Simtera

Уже не первый год Wilson Research Group проводит исследование по тенденциям в сфере FPGA и ASIC. По данным исследованиям можно определить основные векторы развития и изменения, которые происходят в мире программируемой логики.