Скачать книгу можно бесплатно — здесь
Книга полезна для понимания отрасли, а также синхронизирована с текущими тенденциями в российской микроэлектронной промышленности.
Был рад принять участие в рецензировании трудов. Также написал официальный отзыв:
Выступление с обзорным докладом о всех существующих на российском рынке САПР проектирования микроэлектроники : БМК, ПЛИС и СБИС.
В докладе приводится информации о САПР «Ковчег», X-CAD, Simtera/SimteraIC
На отраслевой конференции Микроэлектроника 2024 был представлен доклад о проблемах и методах реализации LEC (logic equivalence check) — инструментов проверки логический эквивалетности.
Данный инструмент необходим для валидации работы синтезаторов. Был создан минимально жизнеспособный продукт (MVP) по LEC с кодовым названием babyLEC.
Выступление на секции «Системы проектирования и моделирования электронных компонентов и систем» на ежегодной конференции Микроэлектроника 2023.
В докладе провел обзор и сравнение известных алгоритмов технологического замощения (techmapping) в базис библиотечных компонентов PDK СБИС (ASIC) или ячеек(slice) ПЛИС(FPGA)
6 октября 2022 года выступил с докладом на ежегодной конференции Микроэлектроника. Были продемонстрированы направления развития САПР Delta Design Simtera, в том числе в области логического синтеза ПЛИС и СБИС
Доклад по данной теме был представлен на ежегодной отраслевой конференции Микроэлектроника.
Доклад раскрывает особенности трансляции исходных Verilog/SystemVerilog проектов в исполняемый код, минуя часть абстрактного семантического графа (AST, abstract syntax tree). Последний — формируется при компиляции исходных кодов в САПР цифрового моделирования. Использовать AST также можно и в инструментах «автодополнения кода», которые часто встречаются в современных IDE.
Доклад на ежегодной отраслевой конференции Микроэлектроника 2020 посвятил особенностям поддержки языка Verilog/SystemVerilog в симуляторе Delta Design Simtera.
Особое внимание уделил созданию регрессионных тестов, колесу времени моделирования и скорости работы парсера и компилятора.
Демонстрация возможностей системы Delta Design Simtera по работе с библиотекой компонентов для составления условно-графического представления компонентов. Добавление цифрового описания на языках Verilog/VHDL к компоненту и последующее составление и моделирование схем.
Выступление с докладом о важности верификации проектов VHDL и Verilog, а также о возможностях верификации в САПР компании ЭРЕМЕКС — Delta Design Simtera
Уже не первый год Wilson Research Group проводит исследование по тенденциям в сфере FPGA и ASIC. По данным исследованиям можно определить основные векторы развития и изменения, которые происходят в мире программируемой логики.
(далее…)