Доклад на ежегодной отраслевой конференции Микроэлектроника 2020 посвятил особенностям поддержки языка Verilog/SystemVerilog в симуляторе Delta Design Simtera.

Особое внимание уделил созданию регрессионных тестов, колесу времени моделирования и скорости работы парсера и компилятора.