Доклад «Реализация расширенных инструментов верификации дизайнов СнК в САПР микроэлектроники: анализ покрытия кода (CodeCoverage), цифро-аналоговое моделирование Verilog-AMS, моделирование с учетом временных задержек (SDF)

Рубрика: Публикации и выступления

1-2 минут

В рамках ежегодной конференции «Микроэлектроника 2025» представил доклад о последних результатах работы компании ЭРЕМЕКС в области САПР цифрового моделирования

asic fpga verilog плис сбис

Комментарии

Добавить комментарий Отменить ответ

Ваш адрес email не будет опубликован. Обязательные поля помечены *

Комментарий *

Имя *

Email *

Сайт

Сохранить моё имя, email и адрес сайта в этом браузере для последующих моих комментариев.